广告:时间还剩10
 
免费订阅一年期杂志
天线 解决方案 信号分析
技术文章
 
克服平面相控阵电路设计的挑战
录入时间:2023/5/17 10:34:18

(本页是纯文字版,点此阅读完整版全文

克服平面相控阵电路设计的挑战

Joel Dobler 和Sam Ringwood,Analog Devices Incorporation

二维平面相控阵系统中(图1)的射频电路和天线元件位于同一块印刷电路板(PCB)的两侧,与三维叶片式(blade-style)结构相比具有明显的尺寸优势。但这种尺寸优势带来了布局、电源管理和散热方面的挑战。本文将探讨如何利用精心规划的器件功能和接口、精细的PCB布局、最大限度地利用有限的可用空间和新颖的散热技术来应对其中的一些挑战。

相控阵雷达系统由许多部分组成,包括软件和FPGA、ADC和DAC、上/下变频器、射频和波束成形电路以及相控阵天线。本文重点介绍射频前端和波束成形。在现代雷达中,可变相位和振幅模块被整合到波束成形器集成电路(BFIC)中,每个BFIC包含多个可变振幅和相位模块。此外,功率放大器(PA)、低噪声放大器(LNA)和发射/接收(Tx/Rx)开关可以集成到单个Tx/Rx模块中,并经过优化设计后可直接与BFIC一起配合使用。

PCB布局

相控阵雷达系统的元件数量和大小各不相同,从2×2的原型子阵列到具有256、512甚至1024个元件的阵列。阵列布局可以简化为一个cell单元,通常与四个元件相连(图2)。cell的大小主要取决于晶格间距,通常是一个半波长(λ/2),以便在波束转向到孔径水平线时不会出现栅瓣。有时为了获得更大的天线增益和更窄的波束宽度,会选择略大于λ/2的晶格间距,这将减少无栅瓣的波束转向范围。BFIC和Tx/Rx模块的位置通常被限制在晶格间距内。

Cell布局

图2显示了ADI平面相控阵系统板上的一个cell布局实例。它包含一个四通道的BFIC,在其周围有四个Tx/Rx模块。该cell的布局目标是使晶格间距为15毫米(10GHz时为λ/2),并使从BFIC到四个TR模块的射频Tx和Rx线路的长度相匹配。为λ/2选择10GHz频率,是因为它位于X波段的中心,许多雷达系统和一些卫星通信系统都在该波段上运行。BFIC和Tx/Rx模块之间的Tx和Rx互连线的长度匹配减少了校准的负担。

BFIC和四个Tx/Rx模块之间的无缝接口使通往功率检测器的Tx、Rx或耦合器线路上几乎没有外部组件。这使得布局布线变得高效,如图2所示。无缝接口加上相对于BFIC偏轴45度的Tx/Rx模块芯片,可轻松实现Tx和Rx走线的长度匹配,同时也保持了15毫米的间距。图3显示了PCB的另一面,它包含了15毫米间距的射频连接器。在实际的平面系统中,这些连接器将被贴片天线取代。

在这个cell布局中,电源去耦电容数量被保持在最低水平。大部分的电源去耦是针对BFIC的。Tx/Rx模块在电路板上也有电源去耦,但由于内部电源去耦,这些电容在技术上大部分是不需要的。电路板上的额外电容是一个保守的设计决定,15毫米的间距为这些电容提供了足够的电路板空间。

cell布局的另一个重要目标是将偏置线上的开关瞬变保持在最低限度,以最大限度地缩短开关时间。这是通过尽可能缩短线路长度以减少线路的寄生效应来实现的。由于射频线路和电源去耦在顶层,从BFIC到Tx/Rx模块的PA偏置和LNA偏置线路必须在PCB内4层和5层布线。从微控制器到BFIC的各种数字控制线都在第5层布线,如图4和图5所示。在较大的阵列中,控制器和BFIC之间的线路必然较长,并且/或者时钟速度较高,必须进行信号完整性仿真,以考虑所有走线传播延迟,并确保所有数字时钟都能正确同步。

在ADI的平面相控阵系统板上,RFIO线路很短,且直接与连接器相连,,因此,它与其他端口的隔离度很高。然而,在实际的平面相控阵应用板上,在对Tx/Rx模块天线端口和RFIO端口进行布线时必须注意,特别是图2所示的通道2天线和通道3天线端口,因为它们和RFIO端口在cell布局的同一侧。当处于发射模式时,相对于Rx模式,Tx路径的增益更高,路径之间的隔离要求也更高,以防止不稳定和振荡。

散热

在一个平面相控阵系统中,天线阵列位于电路板的一侧,组件位于另一侧,散热器必须位于电路板的组件侧。这对散热提出了挑战,散热方案需有效地从各种元件中(尤其是PA)移除足够的热量。从而使任何元件都不会超过其最大结温。

平面相控阵天线的散热方案

由于天线阵列位于电路板背面,因此,散热解决方案不能仅依靠热量从元件的接地焊盘通过导热孔传到背面安装的散热器。相反,热量必须直接从元件的顶部流过,或者必须间接地通过元件的底部进入PCB,在回到元件侧的散热器之前横向移动。如图6a和图6b所示。有两种可能的方案可以使热量从元件传导出去:

·           散热器与顶部(元件)侧接地层的大量区域接触。

·           散热器与元件的顶面接触。

散热器的设计很大程度上取决于元件的功耗和热阻值。大多数元件的结点与外壳的底部热阻(θjc-bottom)较低,而结点与外壳的顶部热阻(θjc-top)相对较高。所以,图6a所示的方案通常更有效。

现在的问题是,是否需要额外接触元件的顶部。如果θjc-top与θjc-bottom的数量级相同(例如θjc-top < 5 × θjc-bottom),让散热器也接触元件封装的顶部,将为热传导提供额外的有用平行路径。散热器的金属不应直接接触封装的顶部,因为这可能会造成机械应力。相反,应该使用一块导热胶带或导热垫,如图6b所示。

图7显示了一个平面相控阵元件侧散热器的实际例子。这是与图1所示相同的平面相控阵前端板,仅连接了散热器。在散热器和电路板上裸露的接地金属(沿散热器边缘的白色材料)之间的界面上,可以看到导热化合物。另外,在关键区域没有鳍片,无法访问ADAR1000 BFIC的RF输入/输出端口。

散热器腔体设计

元件侧的散热迫使每个cell的四个Tx/Rx模块和一个波束成形器都位于金属腔内。需要注意腔体的尺寸和结构设计。需要进行电磁仿真,以确保腔体不会与电路发生相互作用而导致不稳定或振荡。在高频下,无论是出于屏蔽目的还是散热目的,对金属空腔的分析都不容忽视。当最大空腔尺寸大于或等于频率的λ/2时,通常支持谐振模式。从空腔内的电路和PCB走线辐射的能量无处传播到空腔之外,可能导致有源电路的不稳定和振荡。

可以采用各种技术来减轻空腔模式谐振的不良影响。这些技术可以很复杂,如在空腔内定制金属结构,只支持操作范围以外的频率共振。一种更简单的技术是在空腔内放置射频吸收材料,以削弱谐振模式的能量。该吸收器在工作频率范围内分别产生高介电常数和高磁导率的电场和磁场。这类似于一个电气带阻滤波器。

ADI平面相控阵系统板散热器中空腔的机械尺寸确实支持在其操作频率范围内的共振。为了减轻谐振模式的影响,每个空腔内都安装了模切(die-cut)射频吸收器,以在不降低电路板性能的情况下抑制谐振。在工作频率范围内,射频吸收器的衰减范围约为20至50 dB/cm,有效地降低了空腔谐振器的Q因子。

使用是德科技的EMPro仿真工具对散热器腔体和射频吸收器进行了电磁仿真。构建了一个简单的模型来分析代表散热器腔体、PCB材料和散装材料的机械设计的单个腔体,以模拟连接到PCB的IC。使用有限元法仿真引擎进行了两次仿真,以计算空腔内的特征模式谐振。第一次仿真的腔体材料被定义为空气,结果产生了高Q因子的特征模式谐振。在第二次仿真中,射频吸收材料被用作腔体材料,这导致没有特征模式。第二个仿真案例的结论是,所选吸波材料降低了空腔的Q因子,进而抑制了空腔内的谐振能量。为确保准确性,两个仿真案例均使用硬件测量数据进行了验证。在图8所示的两个增益测量结果中,可以观察到支持共振模式的频率,以及射频吸收器对Q因子的降低。这些测量结果证实了仿真预测,并强调了电磁分析的重要性。

结论

在本文中,我们研究了与设计平面相控阵系统射频前端相关的挑战。高频下所需晶格间距的尺寸限制要求采用新的方法来设计电路。通过使用易于连接的BFIC和Tx/Rx模块,这些挑战可以被大大降低。无缝接口有一个额外的好处,就是具有更短的射频走线和更少的控制线,从而使系统具有快速的反应、更容易校准。由于PCB的一侧是为贴片天线阵列保留的,因此必须做出妥协以实现有效的散热。正确的散热器腔体分析和设计对于避免振荡也至关重要。

图1 平面相控阵前端原型开发板的元件侧

图2 一个X波段cell的布局(仅顶层)

图3 顶层和底层显示SMPM连接器的位置(第1层针脚叠加显示以供参考)

图4 第4层:PA偏置、LNA偏置和TR开关控制(第1层引脚叠加显示以供参考)

图5 第5层:LNA偏置、TR开关和数字控制(第1层引脚叠加显示以供参考)

图6 LFCSP封装的元件侧散热,热量主要流经封装的底部(a)。铜柱倒装芯片LGA封装的元件侧散热,热量流经封装的顶部和底部(b)。

图7 带有元件侧散热器的平面相控阵前端。

图8 安装射频吸收器前后的增益测量结果。


上一篇:30GHz带宽信号在285GHz... 下一篇:L、C、X和Ku波段全数字多波段...

版权声明:
《微波杂志》网站的一切内容及解释权皆归《微波杂志》杂志社版权所有, 未经书面同意不得转载,违者必究!
《微波杂志》杂志社。


友情链接
  首页 | 关于我们 | 联络我们 | 加入我们 | 服务条款 | 隐私声明
Copyright© 2024: ; All Rights Reserved.
粤公网安备 44030402004704号    备案序号:粤ICP备12025165号-4