异质集成技术引领化合物半导体迈入射频CMOS时代（原载于《Microwave Journal》25年6月号）

J. Buckwalter, J. Kim, D. Hodge, M. Tom, N. Vong, M. Soler, B. Coy, A. Dinkelacker, M. J. Kennedy 和 F. Herrault, PseudolithIC

异质集成技术开创了高性能毫米波集成电路（IC）技术的新纪元，通过整合不同代工厂的多元化半导体材料，构建稳定且分布式制造生态系统。尽管商业市场推动了射频硅基或绝缘体上硅（SOI）CMOS工艺的大规模集成，但这些技术满足卫星、宽带或国防系统未来需求的潜在能力仍受限于硅材料的物理特性。

硅技术已演变为支持大批量生产的大宗商品解决方案。PseudolithIC的目标是将化合物半导体MMIC成本降低一个数量级，同时融合CMOS射频、模拟与数字电路技术，以增强化合物半导体的性能优势。

在前端射频集成电路（RFIC）领域，如波束赋形器或收发（TRx）解决方案，化合物半导体器件发挥着关键作用——它们通过共享电子元件和/或天线孔径布局，实现单一架构的多功能支持。要实现不同电路模块的最佳性能，需将CMOS与化合物半导体元件集成于功率放大器（PA）和低噪声放大器（LNA）等前端器件中。波束赋形阵列（BFA）正形成日益庞大的商业市场，通过集成支持宽带高效高灵敏度操作的紧凑型TRx集成电路，可实现资源的灵活高效利用。

图1展示了采用单天线孔径的毫米波波束赋形器，该孔径共享通信与雷达传感的收发功能。集成紧凑型PA和LNA的单孔径设计需满足天线间距为工作频率半波长的要求，在毫米波频段可能达到毫米量级。这在30 GHz以上频段成为重大挑战，催生了如图1所示的3D封装等复杂解决方案。图1所示的TRx前端模块展示了硅CMOS波束赋形射频集成电路、化合物半导体前端微波集成电路与封装天线技术的三维集成方案。

图1 TRx前端模块示意图

基于化合物半导体的MMIC可实现超越标准CMOS的性能。例如，输出功率超过20 dBm的应用通常需要采用砷化镓（GaAs）或氮化镓（GaN）技术。表1展示了可国内（指美国）采购的器件技术组合示例，按输出功率、噪声系数及插入损耗衡量的开关性能进行分类。

采用上述任一材料实现收发（Tx/Rx）元件将增加成本与复杂度，形成应用壁垒。当更多此类材料集成到多芯片模块或收发阵列时，该壁垒将进一步加剧。

PseudolithIC致力于推动新型器件的快速研发和商业化进程，并识别出该策略可发挥优势的多个方向：

面积：MMIC的面积取决于匹配网络和电源旁路网络的尺寸。MMIC占用的绝大部分面积用于无源元件或功率合成器，而非晶体管本身。随着技术向毫米波频段推进，MMIC的面积使得采用平面封装方案集成BFA变得不切实际。因此3D封装成为解决方案，但这种方法会导致成本上升。PseudolithIC技术可实现更大尺寸的芯片，从而支持单个波束赋形通道或多个通道阵列。

均匀性：化合物半导体晶体管在晶圆上的规则布局提升了器件均匀性。如前所述，化合物半导体通常采用4或6英寸晶圆制造。芯片面积主要被匹配网络和旁路网络中的电感器与传输线占据，而非晶体管。在化合物半导体工艺中，控制这些无源元件参数的难度高于硅基工艺。此外，晶体管的稀疏分布可能导致晶圆上掺杂浓度不均。

良率：因制造均匀性问题，MMIC器件必须筛选合格晶粒。不同MMIC器件性能差异显著，需通过筛选分级。硅器件良率远超99%，而化合物半导体晶圆良率仅约80%。

成本：MMIC成本由芯片面积、晶圆良率及良品筛选成本共同决定。

这些因素表明，即便多家大型代工厂正在开发GaN-on-Si解决方案，MMIC仍将难以满足微波和毫米波频段大规模市场的技术经济要求。尽管砷化镓HBT在手机功率放大器领域取得成功，但其他MMIC工艺的高成本仍促使众多商用解决方案转向硅或硅锗工艺。此外，工具生态系统正向可兼容硅基制造工艺的解决方案倾斜。

PseudolithIC技术作为异质集成工艺，通过将化合物半导体芯片集成于硅衬底，有效应对了影响化合物半导体器件的关键因素。CMOS技术在化合物半导体未来发展中具有重要地位，其在监测控制器件工作状态、优化输出功率与效率、实现射频电路模块及模拟电路线性化等方面发挥着关键支撑作用。PseudolithIC平台致力于实现X+CMOS工艺技术的商业化，其中"X"代表任意化合物半导体材料组合。该平台使任何化合物半导体技术都能与CMOS集成于单芯片，为微波与毫米波系统开启全新时代。

异质集成方案探索

通过多种先进封装与互连技术，射频集成电路（RFIC）的异质集成方案已得到探索。这些方案支持将高速数字处理器、射频前端及无源元件等多元功能模块集成于单基板或紧凑模块内。常见方案包括：系统级封装（SIP）实现多芯片共封装互联；倒装芯片键合技术可实现高密度互连并降低寄生参数；硅通孔技术则用于三维集成，通过垂直堆叠器件提升性能并缩小占位面积。

近期研发重点转向GaN-on-Si工艺，旨在为氮化镓器件技术提供更经济的平台。然而硅衬底会阻碍器件向封装散热器的热传导路径，因其导热性逊于碳化硅。此外，GaN-on-Si工艺与CMOS器件制造工艺存在兼容性问题，限制了融合模拟与数字信号处理优势以提升器件性能的可能性。

先进中介层（如硅基或有机基板）为整合不同技术提供了平台，可实现精确的信号布线与热管理。PseudolithIC技术属于基于中介层的方法，其中硅CMOS是首选中介层材料。化合物半导体晶圆被切割成微芯片，通过蚀刻硅晶圆形成的腔体将其集成到单个晶圆上。微芯片与硅中介层之间形成互连结构。最终可在晶圆背面进行金属化处理，形成热背板——通过直接连接至碳化硅或其他基板实现晶体管散热。PseudolithIC技术致力于为高效率、高功率器件提供最佳散热方案，同时最大限度降低化合物半导体微芯片与中介层间的互连寄生效应。PseudolithIC产品支持混合搭配选择化合物半导体方案。这种策略促使采用不同器件技术的供应商形成竞争，使原始设备制造商能够配置最佳的技术经济性能。

PseudolithIC集成方案将8或12英寸商用硅CMOS晶圆与化合物半导体4或6英寸晶圆相结合。在任何集成电路工艺中，芯片成本均与尺寸密切相关。图2展示了PseudolithIC chiplet成本随尺寸变化的趋势（假设100%良率且晶圆成本为20,000美元）。

图2 chiplet成本与尺寸关系图。

PseudolithIC方案无需将化合物半导体器件缩放至更大晶圆直径。根据晶体管尺寸，即使小型晶圆也能提供数万个晶体管。通过限制晶圆面积仅用于实现晶体管芯片，相较于MMIC，每个晶体管的成本大幅降低。假设良率为100%，20,000美元的4英寸MMIC晶圆可生产超过20,000个450×450微米chiplet，假设100%良率。每个chiplet的成本将低于1美元，从而降低异质集成电路解决方案的成本。当chiplet尺寸接近100×100微米时，本例中单片成本将降至0.2美元以下。

封装技术正成为满足系统需求的关键因素，尤其对于5G、雷达及无线通信应用中严苛的性能、尺寸与功耗要求。封装方案对维持可持续成本结构同样至关重要。

快速原型制作与IP模块开发

PseudolithIC集成方案支持不同技术成熟度阶段器件的快速原型制作。在美国海军研究办公室支持下，该方案已成功演示初始阶段的N极Ka波段GaN MMIC器件。采用80纳米GaN HEMT工艺技术，将6英寸N极SiC晶圆专用于晶体管芯片。与之相对，硅中介层可用于匹配网络变体实验，通过粗略模型确定最优实验匹配网络方案。这种器件实验模型有力支持了快速"实验室到工厂"能力，并促进器件技术向波束赋形系统的转化。

近期，PseudolithIC作为《芯片法案》框架下的项目，持续推进实验室到工厂的快速转化。由南加州大学信息科学研究所牵头的国防就绪电子与微器件超级枢纽（CA DREAMS），是美国国防部微电子公共平台计划下设立的八大区域创新中心之一。这项战略计划由2022年《芯片与科学法案》资助，旨在发展本土微电子硬件原型制作能力。

以下展示PseudolithIC快速原型制造能力的若干亮点：前两例基于90纳米GaN HEMT技术，后两例则聚焦商用InP HBT与GaN HEMT技术的应用成果。PseudolithIC还展示了其他可集成至BFA的Ka波段器件，包括具备卓越增益压缩特性与高效率的InP HBT功率放大器，以及高增益两级GaN功率放大器。

Ka波段2瓦GaN功率放大器

作为加州DREAMS研发中心项目成果，采用预商用90纳米GaN HEMT工艺设计了单级Ka波段功率放大器。芯片布局如图3a所示，两颗器件的测量结果见图3b。该器件在28 GHz频率下实现11 dB峰值增益。初步大信号测量虽未能实现功率放大器的压缩，但显示其在30 dBm功率下仍保持线性工作，功率增加效率超过25%。

图3 (a) 90纳米GaN Ka波段放大器。 (b) 两款GaN放大器的S参数。

Ka波段4W GaN开关

收发前端需采用单刀双掷开关控制信号流，将来自共用天线节点（如设备天线）的信号分配至收发路径。适用于商用及军用波束赋形器功率级别的开关技术需兼具高射频功率承受能力、低导通电阻和低关断电容。满足单刀双掷开关要求的一种方案是定制宽禁带器件。图4a展示了采用相同预发布90nm GaN HEMT技术实现的开关，其中开关芯片采用PseudolithIC工艺集成于标准硅中介层晶圆，其HEMT经过开关优化；图4b呈现多器件的插入损耗与隔离度测量结果。

图4 (a) 单级90纳米Ka波段GaN射频开关。 (b) 90纳米Ka波段GaN射频开关插入损耗与隔离度测试结果。

开关场效应晶体管采用并联配置集成，四分之一波长线路回接至公共端口。其他器件技术（如SOI开关）与氮化镓器件结合时，可实现独特的异质结构，展现出巨大潜力。

Ka波段100mW InP HBT功率放大器

尽管氮化镓功率放大器在高功率应用中备受关注，但对于要求高线性度和高效率的预驱动应用而言，它可能不是理想选择。采用单一器件技术时，设计者常受限于高直流功耗的前置驱动放大器，才能实现接近20 dBm的输出功率。在此功率区间，其他器件技术（如InP HBT）已成为高效前置驱动功能的优选方案。图5a展示了基于PseudolithIC工艺实现的单级250 nm InP HBT。图5b展示了三颗样品在28 GHz频率下的大信号特性测试结果。饱和输出功率达20.5 dBm，P1dB输出为20 dBm，峰值功率放大效率达35%。这证明了PseudolithIC平台能在同一硅基平台上集成多种器件。

图5 (a) 单级Ka波段InP HBT功率放大器。 (b) Ka波段InP HBT功率放大器性能。

两级Ka波段GaN功率放大器

图6a展示了两级150纳米GaN HEMT放大器的显微照片。该功率放大器在28 GHz频率下增益超过21 dB，工作频段覆盖26至32 GHz。放大器显微照片显示了多层金属结构构成的匹配网络，这种结构在传统化合物半导体工艺中难以实现。图6b呈现了放大器的小信号特性测试结果。

图6 (a) 两级Ka波段GaN HEMT功率放大器。 (b) 两级GaN HEMT功率放大器性能曲线。

CMOS技术赋能化合物半导体器件

PseudolithIC公司已成功将多种半导体器件集成于硅中介层。这些IP模块可用于构建独特的前端集成电路解决方案，支持大规模波束赋形器或其他高度集成的微波系统。PseudolithIC方法的优势在于每个模块均可根据客户需求进行定制化设计。如表1所示，在开发收发前端时，会选用最符合客户技术经济要求的器件。

PseudolithIC正在开发融合CMOS数字、模拟及射频电路的解决方案，以支持化合物半导体在制造、测试及运行阶段克服这些限制。CMOS技术具备多重优势：

内置自检功能：通过模拟信号或数字扫描链实现自检，用户无需延长测试周期即可快速评估异质集成解决方案的健康状态。

模拟偏置与电源管理：CMOS工艺节点可支持本地偏置电路，无需依赖外部监测与修整即可补偿器件差异。化合物半导体器件的阈值电压可补偿更大的器件间差异，并满足电路良率要求。

射频信号模块：通过开发混频器、移相器、衰减器、可变增益放大器及倍频器等CMOS模块，成熟CMOS工艺可支持高达90GHz的应用场景。

信号处理：CMOS的优势在于可集成数字信号处理功能。通过采用不同CMOS IP模块（可实现chiplet），可将多种功能整合至解决方案中。

PseudolithIC的X+CMOS产品可为不同微波及毫米波频段定制前端IC解决方案。此外，该方案与标准硅封装技术的兼容性有助于集成至客户系统。图7a通过框图展示了在毫米波接收器中融合InP与CMOS技术的潜力，图7b则呈现了对应的显微照片。

图7 (a) 毫米波接收器异质集成机遇。 (b) 毫米波接收器显微照片。

E波段多技术集成

PseudolithIC已开发出基于CMOS技术的W波段InP HEMT低噪声放大器（LNA）。该设计可集成至异频接收机等更高功能系统。接收器可采用多种技术模块构建，包括：低噪声放大器的InP HEMT、倍频器的InP HBT、接收模块的射频CMOS，以及用于模数转换器等信号处理功能的先进工艺节点。混合技术使各模块能优化接收器性能。

为实现InP HEMT低噪声放大器的增益控制，采用PseudolithIC集成工艺设计了CMOS衰减器。增益控制确保信号强度适宜并防止接收机压缩。相较于独立GaAs衰减器，PseudolithIC集成工艺可提供更紧凑的解决方案。图8展示了集成于X+CMOS方案中的8级W波段衰减器测量结果。

图8 W波段CMOS衰减器覆盖E波段（60-90 GHz），衰减量超过40 dB。

该器件已在E波段（60至90 GHz）完成测试，控制电压范围为0至2.5 V，步进为0.5 V。该设计在整个频率范围内实现1.6至2.3 dB的插入损耗，最大衰减值至少达到42 dB。在所有衰减器状态下，回波损耗均优于10 dB，且该方案的功率压缩点超过10 dBm。其性能可媲美砷化镓技术，但成本更低。随着行业对更复杂解决方案的需求的增长，能够灵活集成此类低成本CMOS IP模块（如本衰减器）的特性，成为PseudolithIC解决方案的重要优势。

Pseudolithic产品路线图

PseudolithIC正在开发覆盖X波段至E波段的TRx模块及其他高度集成的射频集成电路模块。早期发布产品的性能概要详见表2。

致谢

见英文原文

注：本文用软件翻译经人工快速校对，仅供参考，请以英文原文为准：https://www.microwavejournal.com/articles/44239